ИСТИНА |
Войти в систему Регистрация |
|
ИСТИНА ИНХС РАН |
||
1. Устройство определения фазы вектора ЭДС электродвигателей переменного тока, содержащее трехфазный трансформатор присоединения, первичная обмотка которого присоединена к клеммам статорной обмотки электродвигателя, а вторичная обмотка соединена в звезду, двенадцать формирователей сигналов, резисторы и дешифратор, причем выходы формирователей сигнала соединены с соответствующими входами дешифратора, имеющего двадцать четыре выхода, которые соединены с выходными клеммами устройства, отличающееся тем, что дополнительно введены вторая вторичная обмотка трансформатора, соединенная в треугольник и шесть сумматоров, причем выводы каждой вторичной обмотки трансформатора присоединены соответственно к входам первых шести формирователей сигнала и к первым выводам резисторов, соединенных в звезду, вторые выводы которых соединены с шиной нулевого потенциала, первый вывод первого резистора соединен со вторым входом второго сумматора и первым входом третьего сумматора, первый вывод второго резистора соединен с первым входом первого сумматора и вторым входом третьего сумматора, первый вывод третьего резистора соединен со вторым входом первого сумматора и первым входом второго сумматора, первый вывод четвертого резистора соединен со вторым входом пятого сумматора и первым входом шестого сумматора, первый вывод пятого резистора соединен с первым входом четвертого сумматора и вторым входом шестого сумматора, первый вывод шестого резистора соединен со вторым входом четвертого сумматора и первым входом пятого сумматора, а выходы сумматоров присоединены соответственно к входам вторых шести формирователей сигнала. 2. Устройство определения фазы вектора ЭДС электродвигателей переменного тока по п. 1, отличающееся тем, что сумматоры выполнены инвертирующими на базе операционных усилителей, причем первые выводы первого и второго резистора каждого сумматора подключены соответственно к его входам, а вторые выводы - к инвертирующему входу операционного усилителя и первому выводу третьего резистора обратной связи, второй вывод которого является выходом сумматора и подключен к выходу операционного усилителя, неинвертирующий вход которого через четвертый резистор присоединен к шине нулевого потенциала.